Cadence楷登•來源：Cadence楷登•作者：Cadence楷登

    Integrity 3D-IC 是 Cadence 新一代多芯片設(shè)計(jì)解決方案，它將硅和封裝的規(guī)劃和實(shí)現(xiàn)，與系統(tǒng)分析和簽核結(jié)合起來，以實(shí)現(xiàn)系統(tǒng)級驅(qū)動的 PPA 優(yōu)化。

    原生 3D 分區(qū)流程可自動智能創(chuàng)建邏輯內(nèi)存器件的 3D 堆疊配置，優(yōu)化 3D 堆疊設(shè)計(jì)的 PPA 結(jié)果。

客戶可以放心采用 Cadence Integrity 3D-IC 平臺和 Samsung Foundry 的多 Die 實(shí)現(xiàn)流程，打造新一代超大規(guī)模計(jì)算、移動、汽車和人工智能應(yīng)用。

    中國上海，2021 年 11 月 18 日——楷登電子（美國 Cadence 公司，NASDAQ：CDNS），作為 Samsung Advanced Foundry Ecosystem（SAFE）的緊密合作伙伴，Cadence 公司于宣布，Samsung Foundry 已經(jīng)對 Cadence Integrity 3D-IC 平臺的 2D-to-3D 原生 3D 分區(qū)流程進(jìn)行了工藝認(rèn)證。

    利用新流程，客戶可以將現(xiàn)有的 2D 設(shè)計(jì)分割成 3D 邏輯內(nèi)存器件（Memory-on-logic）配置，與原來的 2D 設(shè)計(jì)相比，可以通過同構(gòu) 3D 堆疊獲得更好的功耗、性能和面積（PPA）結(jié)果。該流程還為分區(qū)設(shè)計(jì)提供了強(qiáng)大的 3D-IC 系統(tǒng)規(guī)劃、實(shí)現(xiàn)和早期分析能力，是客戶打造復(fù)雜的新一代超大規(guī)模計(jì)算、移動、汽車和人工智能應(yīng)用的理想選擇。

    由于內(nèi)存墻限制，RAM 的訪問速度跟不上 CPU 的執(zhí)行速度，導(dǎo)致整個系統(tǒng)因內(nèi)存延遲而變慢。克服這個問題的方法之一是采用同構(gòu)的堆疊配置，并將存儲器放在邏輯之上。這種配置安裝在同一封裝中時，可以減少導(dǎo)線長度和面積，加快內(nèi)存訪問速度，因此有助于提高 CPU 核心的性能。

    Integrity 3D-IC 平臺的 3D 分區(qū)功能使用戶能夠分離出內(nèi)存宏和標(biāo)準(zhǔn)單元，并將它們放置在 3D 同構(gòu)堆疊內(nèi)的兩個不同裸片上。自動流程在宏和標(biāo)準(zhǔn)單元之間建立連接的同時，進(jìn)行 3D 堆棧的分區(qū)和完整實(shí)現(xiàn)。最終確定每個裸片的內(nèi)容之后，系統(tǒng)和封裝就可以在 Integrity 3D-IC 平臺上實(shí)現(xiàn)，進(jìn)行凸點(diǎn)規(guī)劃、實(shí)現(xiàn)、與其他裸片的協(xié)同設(shè)計(jì)，以及熱、功耗和靜態(tài)時序分析（STA）的早期分析。

    “對于在 3D-IC 配置方面具有不同自動化分區(qū)要求的客戶，可以利用 Samsung Foundry MDI 參考流程的這種獨(dú)特功能來探索芯片堆疊的效果，該流程基于 Cadence 新款 Integrity 3D-IC 平臺中的原生 3D 分區(qū)功能。”Samsung Electronics 工藝設(shè)計(jì)技術(shù)副總裁 Sangyun Kim 表示，“Cadence 和 Samsung 之間的這種成功合作為客戶提供了 3D 堆疊設(shè)計(jì)的分區(qū)、實(shí)現(xiàn)和分析流程，使他們能夠減小功耗和面積，同時提高整體系統(tǒng)性能。”

    “通過與 Samsung Foundry 的持續(xù)合作，我們在多裸片設(shè)計(jì)實(shí)現(xiàn)領(lǐng)域進(jìn)行了合作創(chuàng)新，并提供了自動化的原生 3D 分區(qū)流程。”Cadence 公司數(shù)字與簽核事業(yè)部產(chǎn)品工程副總裁 Vivek Mishra 表示，“Samsung Foundry 用于多裸片設(shè)計(jì)實(shí)現(xiàn)的先進(jìn)封裝技術(shù)，結(jié)合 Cadence 集成化的 Integrity 3D-IC 平臺，為我們的共同客戶提供了強(qiáng)大的多裸片解決方案。”

    Integrity 3D-IC 平臺為客戶提供了通用的控制面板和數(shù)據(jù)庫、完整的規(guī)劃系統(tǒng)、無縫集成的設(shè)計(jì)實(shí)現(xiàn)工具、集成化的系統(tǒng)級分析能力和易于使用的界面，并允許用戶使用 Virtuoso Design Environment 和 Allegro 封裝技術(shù)實(shí)現(xiàn)協(xié)同設(shè)計(jì)。該平臺還包括更廣泛的 Cadence 3D-IC 解決方案組合，包括用于電源分配網(wǎng)絡(luò)（PDN）分析的 Voltus IC Power Integrity Solution、用于 3D 熱分析的 Celsius Thermal Solver、用于 3D 簽核時序的 Tempus Timing Signoff Solution 和用于電路布局驗(yàn)證（LVS）的 Pegasus Verification System。

免責(zé)聲明： 本文章轉(zhuǎn)自其它平臺，并不代表本站觀點(diǎn)及立場。若有侵權(quán)或異議，請聯(lián)系我們刪除。謝謝！     矽源特科技ChipSourceTek     深圳中恒科技電子有限公司