目前集成運(yùn)放的常見封裝方式有金屬殼封裝和雙列直插式封裝,外形如圖3.7.1 所示,以后者居多。雙列直插式有8、10、12、14、16 管腳等種類,雖然它們的外引線排列日趨標(biāo)準(zhǔn)化,但各制造廠仍略有區(qū)別。因此,使用運(yùn)放前必須查閱有關(guān)手冊(cè),辨認(rèn)管腳,以便正確連線。 二、參數(shù)測(cè)量
使用運(yùn)放之前往往要用簡(jiǎn)易測(cè)試法判斷其好壞,例如用萬(wàn)用表電阻的中間擋(“×100 Ω”或“×1kΩ”擋,避免電流或電壓過(guò)大)對(duì)照管腳測(cè)試有無(wú)短路和斷路現(xiàn)象。必要時(shí)還可采用測(cè)試設(shè)備量測(cè)運(yùn)放的主要參數(shù)。
三、調(diào)零和設(shè)置偏置電壓
由于失調(diào)電壓及失調(diào)電流的存在,輸入為零時(shí)輸出往往不為零。對(duì)于內(nèi)部無(wú)自動(dòng)穩(wěn)零措施的運(yùn)放需外加調(diào)零電路,使之在零輸入時(shí)輸出為零。
對(duì)于單電源供電的運(yùn)放,常需在輸入端加直流偏置電壓,設(shè)置合適的靜態(tài)點(diǎn),以便能放大正、負(fù)兩個(gè)方向的變化信號(hào)。例如,為使正、負(fù)兩個(gè)方向信號(hào)變化的幅值相同,應(yīng)將 Q 點(diǎn)設(shè)置在集成運(yùn)放電壓傳輸特性的中點(diǎn),即Vc/2處,如圖3.7.2(a)所示。
圖(b)和(c)分別為阻容耦合和直接耦合兩種情況下的偏置電路;靜態(tài)時(shí),u=u=0,由于4個(gè)電阻均為 R,阻值相等,故u1=uN=Vcc/2,如果正、負(fù)兩個(gè)方向信號(hào)變化的幅值不同,可通過(guò)調(diào)整偏置電路中電阻阻值來(lái)調(diào)高或調(diào)低Q 點(diǎn)。
四、消除自激振蕩
為防止電路產(chǎn)生自激振蕩①,且消除各電路因共用一個(gè)電源相互之間所產(chǎn)生的影響,應(yīng)在集成運(yùn)放的電源端加去耦電容;“去耦”是指去掉聯(lián)系,一般去耦電容多用一個(gè)容量大的和一個(gè)容量小的電容并聯(lián)在電源正、負(fù)極。
免責(zé)聲明: 本文章轉(zhuǎn)自其它平臺(tái),并不代表本站觀點(diǎn)及立場(chǎng)。若有侵權(quán)或異議,請(qǐng)聯(lián)系我們刪除。謝謝! 矽源特科技ChipSourceTek |