低功耗技術(shù)隨著向新一代演進(jìn)的步伐而變得更為復(fù)雜,也日益依賴于IC 之間的交互性。下一代低功耗技術(shù)需要大量學(xué)院知識(shí)的整合 (institutional knowledge integration)。
對電源管理與不斷發(fā)展的芯片技術(shù)進(jìn)行系統(tǒng)級的全面審視顯得越發(fā)重要,而這也凸顯了在DSP、SoC、MCU 與模擬電源管理設(shè)計(jì)人員之間進(jìn)行開放式對話與協(xié)作的需求。
此外,半導(dǎo)體公司必須想方設(shè)法使系統(tǒng)設(shè)計(jì)人員能夠充分發(fā)揮內(nèi)置于芯片的尖端技術(shù)優(yōu)勢。否則,系統(tǒng)的節(jié)能潛力將得不到充分的發(fā)揮。
從系統(tǒng)設(shè)計(jì)角度來看,組件需以極高的復(fù)雜性協(xié)同運(yùn)行,而且這種配合應(yīng)當(dāng)早在SoC 或DSP的設(shè)計(jì)階段就開始。模擬、MCU 和電源設(shè)計(jì)人員能夠?yàn)镾oC或DSP設(shè)計(jì)小組提供極為寶貴的資料。
盡管產(chǎn)品特性日益豐富,消費(fèi)者的預(yù)期也越來越高,但用更少功耗實(shí)現(xiàn)更高性能的需求卻始終未變。通過將高效與智能相結(jié)合,半導(dǎo)體技術(shù)在節(jié)能領(lǐng)域中正扮演著極為關(guān)鍵的角色。在芯片和將用于日常用品的系統(tǒng)設(shè)計(jì)中加入節(jié)能特性,將使這些產(chǎn)品更加高效,也將幫助消費(fèi)者更好地承擔(dān)節(jié)能環(huán)保義務(wù)。
工藝節(jié)點(diǎn)從90納米向65納米、乃至45納米的發(fā)展使芯片功耗不斷降低,這主要是由于高密度芯片的工作電壓較低,而功率與電壓的平方成正比。然而,這也會(huì)帶來權(quán)衡折衷,因?yàn)楦呒壒に嚨母綦x層越薄,某個(gè)靜態(tài)電路的漏電流就越大。
為了在 DSP、應(yīng)用處理器或片上系統(tǒng) (SoC) 不增加功能值的情況下控制有功電流的功率損失,IC 設(shè)計(jì)人員發(fā)明了門控時(shí)鐘等技術(shù),可在芯片某些部分沒有被使用的情況下將其關(guān)閉。
在系統(tǒng)不使用芯片時(shí)還可將其全部關(guān)閉,從而實(shí)現(xiàn)更為顯著的節(jié)電效果。這種方法盡管效率很高,但有時(shí)需要采用極低功耗的 MCU 進(jìn)行調(diào)節(jié)。此外,全部關(guān)閉芯片的做法還要求在MCU與SoC間有極為緊密的聯(lián)接 (linkage),確保在系統(tǒng)需要開啟較大芯片時(shí)這種聯(lián)接能即時(shí)發(fā)揮作用,使SoC被迅速喚醒。
盡管這些技術(shù)仍在發(fā)揮重要作用,但若在此基礎(chǔ)上做更多細(xì)微的變化,則還能進(jìn)一步提高節(jié)能性。例如,TI的Smart Reflex技術(shù)充分利用了工藝范圍 (process corner) 各種變化優(yōu)勢,可監(jiān)控器件在硅芯片接點(diǎn) (silicon junction) 處的工作情況、操作模式以及溫度。有關(guān)數(shù)據(jù)使系統(tǒng)設(shè)計(jì)人員能夠通過動(dòng)態(tài)調(diào)節(jié)電壓與頻率,最大限度地降低功耗。此外,Smart Reflex 技術(shù)還可調(diào)整多核芯片的用電,以降低芯片級功耗。
芯片間協(xié)作 盡管DSP與SoC在節(jié)電方面取得了長足發(fā)展,但從定義上說,它們本身仍是門數(shù)較高的器件。根據(jù)占空比的不同,有時(shí)如果將某些功能轉(zhuǎn)移至片外,比如用低功耗MCU作為系統(tǒng)監(jiān)控器的做法可能更省電。不過,這樣做必須滿足兩個(gè)條件:一是芯片間的通信必須快速、可靠與高效;二是MCU必須以極低的功耗運(yùn)行,且支持快速喚醒與關(guān)斷。
有的系統(tǒng)需要一些必須始終工作的簡單功能,如果這些功能不是由門數(shù)較多的SoC或DSP,而是由配合DSP工作的MCU完成,則通??蓪?shí)現(xiàn)更低的功耗。其它這樣的系統(tǒng)或監(jiān)控功能還包括:
電源監(jiān)控與復(fù)位
電源排序
實(shí)時(shí)時(shí)鐘保持
人機(jī)接口管理
電池管理
顯示器管理
DSP 通常采用多個(gè)電源軌,必須上電排序才能正常工作。從系統(tǒng)級講,電源監(jiān)控、復(fù)位監(jiān)控以及電源排序等都是非?;镜谋O(jiān)控功能,這些功能往往通過固定功能器件執(zhí)行。系統(tǒng)設(shè)計(jì)人員在低功耗設(shè)計(jì)中選用DSP時(shí)應(yīng)考慮四大特性:
尋求大容量片上存儲(chǔ)器。
選擇可更好控制外設(shè)的DSP,因?yàn)檫@樣可直接進(jìn)一步降低功耗。
選擇可提供多種待機(jī)狀態(tài)的 DSP。
選擇可提供專門開發(fā)軟件,尤其是為優(yōu)化電源利用并最大限度降低功耗而設(shè)計(jì)的 DSP。
除了用于管理處理器電源,這些固定功能器件對系統(tǒng)的用途有限,特別是在無需主處理器工作時(shí)卻不能將其關(guān)閉。利用小型低功耗 MCU 替代此類器件,在實(shí)現(xiàn)對主處理器電源管理的同時(shí),還可執(zhí)行排序、監(jiān)控以及系統(tǒng)級管理等功能。
系統(tǒng)設(shè)計(jì)人員在選擇用作處理器監(jiān)控的MCU時(shí),必須考慮工藝技術(shù)與工作電壓,但MCU架構(gòu)的重要性也不容忽視。在許多方面,MCU 的電源優(yōu)化原則與SoC或DSP都是通用的。
例如,MCU 應(yīng)提供以下功能:
容量足夠大的片上存儲(chǔ)器,以顯著降低或徹底消除片外數(shù)據(jù)存取。
集成模擬塊,避免模擬性能受影響。
可打開與關(guān)閉其自身外設(shè)。
在只是來回移動(dòng)數(shù)據(jù)時(shí)支持 DMA 功能。
DMA功能尤為重要,因?yàn)楫?dāng)MCU只采集ADC樣片或傳輸數(shù)據(jù)時(shí)的功耗相當(dāng)大。DMA使ADC能將數(shù)據(jù)樣片直接保存至存儲(chǔ)器,從而使 MCU 進(jìn)入待機(jī)狀態(tài),直至采集到所需樣片的數(shù)量為止。隨后MCU會(huì)被喚醒以處理樣片,然后再盡快恢復(fù)待機(jī)狀態(tài)。
TI最新一代的MSP430F5xx MCU系列等低功耗MCU具備一種全新的創(chuàng)新技術(shù),可根據(jù)處理負(fù)載實(shí)現(xiàn)動(dòng)態(tài)調(diào)節(jié)內(nèi)核電壓與時(shí)鐘速度。如前所述,MCU 功率與電壓平方成正比,MCU時(shí)鐘速度的最大值也與內(nèi)核電壓成正比。當(dāng)處理負(fù)載高低不同時(shí),用戶可在運(yùn)行中調(diào)節(jié)時(shí)鐘速度與內(nèi)核電壓,從而優(yōu)化MCU電源。
對功耗與系統(tǒng)性能而言,SoC、DSP及其電源之間的互動(dòng)是至關(guān)重要的系統(tǒng)級問題。供電量太大會(huì)浪費(fèi)能源;若供電不足,性能則會(huì)降低。
要想確定可滿足較大IC需求的電源大小,就要對DSP在最高電壓時(shí)的最大負(fù)載有深入了解。不過,在DSP設(shè)計(jì)前期往往無法獲得這方面的信息。
此外,上電與斷電排序還需要精確的協(xié)作。由于SoC與DSP一般采用多個(gè)電源軌,必須根據(jù)特定排序供電,因此電源必須在較大芯片所要求的時(shí)間范圍內(nèi)對狀態(tài)變化作出響應(yīng)。多次嘗試將會(huì)浪費(fèi)電源,并降低性能。
功耗更低的工作模式可降低電源管理IC本身的損耗,而借助這種工作模式和改進(jìn)后的工藝技術(shù),電源管理IC及相關(guān)組件的效率可獲得進(jìn)一步提升。例如,工藝技術(shù)的改進(jìn)可實(shí)現(xiàn)更低功耗的開關(guān)電阻、更少的門電容和更低的泄漏電流,從而可分別降低I2R 損耗、開關(guān)損耗以及偏壓/靜態(tài)電流。上述各種技術(shù)發(fā)展已經(jīng)用于TI最新低功耗DSP與應(yīng)用處理器,可將功耗降至前代器件的三分之一。
免責(zé)聲明: 本文章轉(zhuǎn)自其它平臺(tái),并不代表本站觀點(diǎn)及立場。若有侵權(quán)或異議,請聯(lián)系我們刪除。謝謝! 矽源特科技ChipSourceTek |