輸入端是整個(gè)電源的入口處,電源內(nèi)部的噪聲也可由此傳播到外部,對(duì)外界造成干擾。通常采用的策略是在輸入加X電容、Y電容、差模電感和共模電感對(duì)噪聲和干擾進(jìn)行過濾。圖1就是一種比較常見的EMI濾波電路。
圖1 EMI濾波電路
其中L1、CY1和CY2組成的濾波電路可以抑制電源線上存在的共模干擾信號(hào)。當(dāng)有共模干擾電流流經(jīng)線圈時(shí),由于共模電流的同向性,會(huì)在線圈內(nèi)產(chǎn)生同向的磁場而增大線圈的感抗,使線圈表現(xiàn)為高阻抗,產(chǎn)生較強(qiáng)的阻尼效果,以此衰減共模干擾。差模電感L2和X電容,組成的低通濾波可抑制電源線上的差模干擾。
(1.2)輸出端
對(duì)于輸出,特別是有長輸出引線的情況,電源模塊跟系統(tǒng)搭配后,電源內(nèi)部一些噪聲干擾就可能由輸出線而耦合到外界,干擾其他用電設(shè)備。對(duì)此,最好的辦法是同對(duì)付輸入端的干擾一樣去加一些共模濾波和差模濾波。此外,還可以在輸出線串套磁珠環(huán);采用雙絞線或是屏蔽線,以達(dá)到抑制EMI干擾的目的。
2、開關(guān)管
在電源模塊的工作過程中,由于開關(guān)管結(jié)電容的存在,開關(guān)管在快速開關(guān)的時(shí)候就會(huì)產(chǎn)生毛刺和尖峰,這樣就會(huì)有一些傳遞或發(fā)射出來。另外開關(guān)管的結(jié)電容和變壓器的繞組漏感也有可能產(chǎn)生諧振而發(fā)出干擾。
對(duì)此可采用的對(duì)策有:
(2.1) 開關(guān)管D極和G極串加磁珠環(huán),這樣等于加了一個(gè)小電感,減小開關(guān)管的電流變化率,從而達(dá)到減小尖峰的目的。
(2.2) 在開關(guān)管處加緩沖電路或采用軟開關(guān)技術(shù),減小開關(guān)管在快速工作時(shí)的尖峰,使其電壓或電流能緩慢上升。
(2.3) 減小開關(guān)管與周邊組件的壓差,那么開關(guān)管的結(jié)電容可充電的程度會(huì)得到一定的降低。
(2.4) 增大開關(guān)管的G極驅(qū)動(dòng)電阻。
3、變壓器
變壓器是電源模塊的儲(chǔ)能組件,在能量的充放過程中,就可能會(huì)產(chǎn)生噪聲干擾。漏感可以與電路中的分布電容組成振蕩回路,使電路產(chǎn)生高頻振蕩并向外輻射電磁能量,造成電磁干擾。一次繞組與二次繞組之間的電位差也會(huì)產(chǎn)生高頻變化,通過寄生電容的耦合,從而產(chǎn)生了在一次側(cè)與二次側(cè)之間流動(dòng)的共模傳導(dǎo)EMI電流干擾。
對(duì)此可采用的對(duì)策有:
(1)變壓器加屏蔽。
屏蔽可分為電屏蔽與磁屏蔽,電屏蔽主要的作用是將初級(jí)來的干擾信號(hào)與次級(jí)隔離開來??稍诔酢⒋渭?jí)之間包一層銅箔(內(nèi)屏蔽),但頭尾不能短路,銅箔要接地,這樣在初級(jí)繞組與銅箔之間形成電容,共模傳導(dǎo)干涉信號(hào)通過電容—銅箔—接地形成回路,不能進(jìn)入次級(jí)繞組從而起到電屏蔽的作用。磁屏蔽則在變壓器外部線包包首尾相連的銅箔(外屏蔽)。銅箔是良導(dǎo)體,高頻交變漏磁通穿過銅箔的時(shí)候會(huì)產(chǎn)生渦流,而渦流產(chǎn)生的磁場方向正好與漏磁通的方向相反,部分漏磁通就可以被抵消。
(2) 采用三明治繞法,可以減少初級(jí)耦合至變壓器磁芯的高頻干擾。由于初級(jí)遠(yuǎn)離磁芯,次級(jí)電壓低,故引起的高頻干擾小。
(3) 降低工作頻率,減緩能量的快速充放。
(4) 一次側(cè)和二次側(cè)的可靠隔離,一次側(cè)和二次側(cè)之間的地接Y電容。
(5) 盡量減小變壓器的漏感,改進(jìn)電路的分布參數(shù),能在一定程度減小干擾。 4、二極管
二極管在快速截止與導(dǎo)通的過程中會(huì)有尖峰的產(chǎn)生,特別是整流二極管,其在反向恢復(fù)過程中,電路的寄生電感、電容會(huì)發(fā)生高頻振蕩,產(chǎn)生電磁干擾。
對(duì)此可采用的對(duì)策有:
(4.1) 加 RC吸收電路,讓二極管的能量能平緩的泄放。
(4.2) 在其陰極管腳套一個(gè)磁珠環(huán),使其電流不可突變以減小尖峰。
5、儲(chǔ)能電感
(5.1) 類似于變壓器,可對(duì)其加屏蔽。
(5.2) 調(diào)整其參數(shù),避免與回路的電容產(chǎn)生振蕩。
6、PCB板的布局和走線
準(zhǔn)確的說,PCB是上述干擾源的耦合通道,PCB的優(yōu)劣,直接對(duì)應(yīng)著對(duì)上述EMI源抑制的好壞。同時(shí)PCB板上器件的布局和布線的不合理都會(huì)造成EMI干擾。
對(duì)此可采用的對(duì)策有:
(1) 減少干擾的最有效方法就是減小各個(gè)電流回路的面積(磁場干擾)和帶電導(dǎo)體的面積及長度(電場干擾)。
(2) 電路中的不相同的地線特別是模擬地和數(shù)字地要分開。
(3) PCB的電源線和地線盡可能寬,以減小線阻抗,從而減小公共阻抗引起的干擾噪聲。
(4) 對(duì)于傳輸信號(hào)的線路一定要考慮阻抗匹配。
圖2 兩種PCB布局對(duì)比
我司對(duì)于體積較小的DC-DC電源模塊,通常的做法是通過搭建外圍電路來實(shí)現(xiàn)電磁干擾的抑制,以保證應(yīng)用系統(tǒng)的可靠性。EMC推薦電路如圖2所示,其中①部分用于EMS測試,②部分用于EMI濾波。
圖3 DC-DC電源模塊EMC推薦電路 免責(zé)聲明: 本文章轉(zhuǎn)自其它平臺(tái),并不代表本站觀點(diǎn)及立場。若有侵權(quán)或異議,請(qǐng)聯(lián)系我們刪除。謝謝! 矽源特科技ChipSourceTek |