隨著半導(dǎo)體技術(shù)和深壓微米工藝的不斷發(fā)展,IC的開(kāi)關(guān)速度目前已經(jīng)從幾十MHz增加到幾百M(fèi)Hz,甚至達(dá)到幾GHz。在高速PCB設(shè)計(jì)中,工程師經(jīng)常會(huì)碰到誤觸發(fā)、阻尼振蕩、過(guò)沖、欠沖、串?dāng)_等信號(hào)完整性問(wèn)題。本文將探討它們的形成原因、計(jì)算方法以及如何采用Allegro中的IBIS仿真方法解決這些問(wèn)題。1信號(hào)完整性定義信號(hào)完整性(Signal Integrity,簡(jiǎn)稱(chēng)SI)指的是信號(hào)線上的信號(hào)質(zhì)量。信號(hào)完整性差不是由單一因素造成的,而是由板級(jí)設(shè)計(jì)中多種因素共同引起的。破壞信號(hào)完整性的原因包括反射、振鈴、地彈、串?dāng)_等。隨著信號(hào)工作頻率的不斷提高,信號(hào)完整性問(wèn)題已經(jīng)成為高速PCB工程師關(guān)注的焦點(diǎn)。2反射2.1反射的形成和計(jì)算傳輸線上的阻抗不連續(xù)會(huì)導(dǎo)致信號(hào)反射,當(dāng)源端與負(fù)載端阻抗不匹配時(shí),負(fù)載將一部分電壓反射回源端。差分線傳輸信號(hào)解決了不少問(wèn)題。

 
  什么是差分信號(hào)? 通俗地說(shuō)，就是驅(qū)動(dòng)端發(fā)送兩個(gè)等值、反相的信號(hào)，接收端通過(guò)比較這兩個(gè)電壓的差值來(lái)判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號(hào)的那一對(duì)線就稱(chēng)為差分線。差分線阻抗怎么算?各種差分信號(hào)的阻抗都不一樣的，比如USB的D+ D-，差分線阻抗是90ohm，1394的差分線是110ohm，最好先看看規(guī)格書(shū)或者相關(guān)資料?，F(xiàn)在已經(jīng)有很多計(jì)算阻抗工具，比如polar的si9000，影響差分阻抗的因素有線寬、差分線間距、介質(zhì)介電常數(shù)、介質(zhì)的厚度(差分線到參考面之間的介質(zhì)厚度)，一般是調(diào)整差分線間距和線寬來(lái)控制差分阻抗的。做板的時(shí)候也要跟廠家說(shuō)明哪些線要控制阻抗。一個(gè)差分信號(hào)是用一個(gè)數(shù)值來(lái)表示兩個(gè)物理量之間的差異。從嚴(yán)格意義上來(lái)講,所有電壓信號(hào)都是差分的,因?yàn)橐粋€(gè)電壓只能是相對(duì)于另一個(gè)電壓而言的。在某些系統(tǒng)里,系統(tǒng)‘地‘被用作電壓基準(zhǔn)點(diǎn)。當(dāng)‘地‘當(dāng)作電壓測(cè)量基準(zhǔn)時(shí),這種信號(hào)規(guī)劃被稱(chēng)之為單端的。我們使用該術(shù)語(yǔ)是因?yàn)樾盘?hào)是用單個(gè)導(dǎo)體上的電壓來(lái)表示的。

    差分信號(hào)的第一個(gè)好處是,因?yàn)槟阍诳刂?lsquo;基準(zhǔn)‘電壓,所以能夠很容易地識(shí)別小信號(hào)。在一個(gè)地做基準(zhǔn),單端信號(hào)方案的系統(tǒng)里,測(cè)量信號(hào)的精確值依賴(lài)系統(tǒng)內(nèi)‘地‘的一致性。信號(hào)源和信號(hào)接收器距離越遠(yuǎn),他們局部地的電壓值之間有差異的可能性就越大。從差分信號(hào)恢復(fù)的信號(hào)值在很大程度上與‘地‘的精確值無(wú)關(guān),而在某一范圍內(nèi)。

    差分信號(hào)的第二個(gè)好處是,它對(duì)外部電磁干擾(EMI)是高度免疫的。一個(gè)干擾源幾乎相同程度地影響差分信號(hào)對(duì)的每一端。既然PADS中PADSLOGIC電壓差異決定信號(hào)值,這樣將忽視在兩個(gè)導(dǎo)體上出現(xiàn)的任何同樣干擾。除了對(duì)干擾不大靈敏外,差分信號(hào)比單端信號(hào)生成的 EMI 還要少。

    差分信號(hào)的第三個(gè)好處是，時(shí)序定位精確，由于差分信號(hào)的開(kāi)關(guān)變化是位于兩個(gè)信號(hào)的交點(diǎn)，而不像普通單端信號(hào)依靠高低兩個(gè)閾值電壓判斷，因而受工藝，溫度的影響小，能降低時(shí)序上的誤差，同時(shí)也更適合于低幅度信號(hào)的電路。目前流行的 LVDS(low voltage differential signaling)就是指這種小振幅差分信號(hào)技術(shù)。

    差分可以不考慮串?dāng)_的,因?yàn)樗麄兊拇當(dāng)_結(jié)果在最后的接受時(shí)會(huì)抵消.另外,差分要平衡走線,平行只是平衡的一部分而已.

    我覺(jué)得差分對(duì)的耦合還是應(yīng)該要的，對(duì)于單線匹配，雖然理論上很成熟，但是實(shí)際PCB 的線路還是有5%左右的誤差(一份材料上的，我沒(méi)自己做過(guò))。另一方面，差分線可以看作一個(gè)自回路系統(tǒng)，或者說(shuō)它的兩根信號(hào)線上的信號(hào)是相關(guān)的。耦合過(guò)松，可能會(huì)引起不同來(lái)自別處的干擾，而對(duì)于有些接口電路來(lái)說(shuō)，Allegro培訓(xùn)差分對(duì)的等長(zhǎng)正是控制線路延遲的重要因素。所以，我覺(jué)得還是應(yīng)該將差分線緊耦合的。

    對(duì)于目前大多數(shù)高速PCB 板來(lái)說(shuō)，保持很好的耦合是有利的

    但是希望大家不要誤認(rèn)為耦合是差分對(duì)的必要條件，這樣有的時(shí)候反而限制了設(shè)計(jì)的思路。

    做高速設(shè)計(jì)或分析的時(shí)候，不光要知道大多數(shù)人是怎么做的，更要了解別人為什么這樣做，然后在別人的經(jīng)驗(yàn)基礎(chǔ)上進(jìn)行理解和改進(jìn)，不斷鍛煉自己創(chuàng)造性思維能力

    匹配是需要的，但匹配原因不是反射，而是降低串繞干擾程度，如果降低和采用匹配方式有關(guān)，如果串電阻，則沒(méi)有效果，但如果采用接地或者接電源的端接匹配方式，則由于因?yàn)閮蓷l線的線阻抗降低而使串繞降低…

    對(duì)于 PCB LAYOUT工程師來(lái)說(shuō)，最關(guān)注的還是如何確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu)勢(shì)。也許只要是接觸過(guò) Layout 的人都會(huì)了解差分走線的一般要求，PCB設(shè)計(jì)那就是“等長(zhǎng)、等距”。等長(zhǎng)是為了保證兩個(gè)差分信號(hào)時(shí)刻保持相反極性，減少共模分量;等距則主要是為了保證兩者差分阻抗一致，減少反射。“盡量靠近原則”有時(shí)候也是差分走線的要求之一。差分走線也可以走在不同的信號(hào)層中，但一般不建議這種走法，因?yàn)椴煌膶赢a(chǎn)生的諸如阻抗、過(guò)孔的差別會(huì)破壞差模傳輸?shù)男Ч?，引入共模噪聲。此外，如果相鄰兩層耦合不夠緊密的話，會(huì)降低差分走線抵抗噪聲的能力，但如果能保持和周?chē)呔€適當(dāng)?shù)拈g距，串?dāng)_就不是個(gè)問(wèn)題。在一般頻率(GHz 以下)，EMI 也不會(huì)是很?chē)?yán)重的問(wèn)題，實(shí)驗(yàn)表明，相距 500Mils 的差分走線，在3 米之外的輻射能量衰減已經(jīng)達(dá)到 60dB，足以滿足 FCC 的電磁輻射標(biāo)準(zhǔn)，所以設(shè)計(jì)者根本不用過(guò)分擔(dān)心差分線耦合不夠而造成電磁不兼容問(wèn)題。但所有這些規(guī)則都不是用來(lái)生搬硬套的，不少工程師似乎還不了解高速差分信號(hào)傳輸?shù)谋举|(zhì)。下面重點(diǎn)討論一下 PCB 差分信號(hào)設(shè)計(jì)中幾個(gè)常見(jiàn)的誤區(qū)。

    認(rèn)為差分走線一定要靠的很近。讓差分走線靠近無(wú)非是為了增強(qiáng)他們的耦合，既可以提高對(duì)噪聲的免疫力，還能充分利用磁場(chǎng)的相反極性來(lái)抵消對(duì)外界的電磁干擾。雖說(shuō)這種做法在大多數(shù)情況下是非常有利的，但不是絕對(duì)的，如果能保證讓它們得到充分的屏蔽，不受外界干擾，那么我們也就不需要再讓通過(guò)彼此的強(qiáng)耦合達(dá)到抗干擾和抑制 EMI 的目的了。如何才能保證差分走線具有良好的隔離和屏蔽呢?增大與其它信號(hào)走線的間距是最基本的途徑之一，電磁場(chǎng)能量是隨著距離呈平方關(guān)系遞減的，一般線間距超過(guò)4 倍線寬時(shí)，它們之間的干擾就極其微弱了，基本可以忽略。此外，通過(guò)地平面的隔離也可以起到很好的屏蔽作用，這種結(jié)構(gòu)在高頻的(10G 以上)IC 封裝PCB 設(shè)計(jì)中經(jīng)常會(huì)用采用，被稱(chēng)為 CPW 結(jié)構(gòu)，可以保證嚴(yán)格的差分阻抗控制(2Z0).

    認(rèn)為差分信號(hào)不需要地平面作為回流路徑，或者認(rèn)為差分走線彼此為對(duì)方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑，或者對(duì)高速信號(hào)傳輸?shù)臋C(jī)理認(rèn)識(shí)還不夠深入。差分電路對(duì)于類(lèi)似地彈以及其它可能存在于電源和地平面上的噪音信號(hào)是不敏感的。地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號(hào)返回路徑，其實(shí)在信號(hào)回流分析上，差分走線和普通的單端走線的機(jī)理是一致的，即高頻信號(hào)總是沿著電感最小的回路進(jìn)行回流，最大的區(qū)別在于差分線除了有對(duì)地的耦合之外，還存在相互之間的耦合，哪一種耦合強(qiáng)，那一種就成為主要的回流通路.在 PCB 電路設(shè)計(jì)中，一般差分走線之間的耦合較小，往往只占 10~20%的耦合度，更多的還是對(duì)地的耦合，所以差分走線的主要回流路徑還是存在于地平面。當(dāng)?shù)仄矫姘l(fā)生不連續(xù)的時(shí)候，無(wú)參考平面的區(qū)域，差分走線之間的耦合才會(huì)提供主要的回流通路，盡管參考平面的不連續(xù)對(duì)差分走線的影響沒(méi)有對(duì)普通的單端走線來(lái)的嚴(yán)重，但還是會(huì)降低差分信號(hào)的質(zhì)量，增加 EMI，要盡量避免。也有些設(shè)計(jì)人員認(rèn)為，可以去掉差分走線下方的參考平面，以抑制差分傳輸中的部分共模信號(hào)，但從理論上看這種做法是不可取的，阻抗如何控制?不給共模信號(hào)提供地阻抗回路，勢(shì)必會(huì)造成 EMI 輻射，這種做法弊大于利。

    認(rèn)為保持等間距比匹配線長(zhǎng)更重要。在實(shí)際的 PCB 布線中，往往不能同時(shí)滿足差分設(shè)計(jì)的要求。由于管腳分布，過(guò)孔，以及走線空間等因素存在，必須通過(guò)適當(dāng)?shù)睦@線才能達(dá)到線長(zhǎng)匹配的目的，但帶來(lái)的結(jié)果必然是差分對(duì)的部分區(qū)域無(wú)法平行.PCB 差分走線的設(shè)計(jì)中最重要的規(guī)則就是匹配線長(zhǎng)，其它的規(guī)則都可以根據(jù)設(shè)計(jì)要求和實(shí)際應(yīng)用進(jìn)行靈活處理。