Tips for using 0.1uF and 10uF capacitors in parallel
Time:2021-11-09
Views:2661
在對某一設(shè)計的部分電路進(jìn)行旁路，雙通道（大電容小電容）或是多通道（三個以上的小電容組成，一般在dsp上用得比較多，目的是使頻率特性更好。）在電容的接地端，（地線的寬與乍會引起頻率的特性），例如在ccd的layout中的bypass，要量電容的接地端的紋波。這就指的是近地端。
在直流饋線中濾出一切交流成分，可將不同的電容并聯(lián)，濾低頻要求電容大，但引線電感不大適合濾高頻，濾高頻要求電容小，不適合濾低頻，如將他們并聯(lián)可以同時濾除高低頻。
有些濾波電路用3個電容并聯(lián)，分別是電解電容、紙質(zhì)電容、云母電容，分別濾除電源頻率、音頻和射頻。并聯(lián)后電容的esr也會小一點(diǎn)。那么電路圖中經(jīng)常有一排排電容，大部分是0.1uf的還有10uf的，這大小和個數(shù)多少是怎么算的？
一般說是退耦電容。芯片或者說數(shù)字電路開關(guān)時候?qū)﹄娫从绊懘螅痣娫床▌?，就要用電容來退歐。容量一般為芯片開關(guān)頻率的倒數(shù)，如果頻率是1MHz的，就選用1/1M，也就是1uF的電容。可以取大點(diǎn)的。最好就是一個芯片一個退偶電容，電源處還要有，用的數(shù)量還是挺大的。
在一般的設(shè)計中提到電源去耦通常用0.1uF和10uF、2.2uF、47uF，在實(shí)際應(yīng)用中怎么選擇？根據(jù)不同電源輸出還是后續(xù)電路呢？
通常情況下，并聯(lián)兩個電容就已經(jīng)足夠了，但對一些電路加上更多的并聯(lián)電容效果可能會更好。并聯(lián)不同電容值的電容能確保在一個較寬的頻率范圍內(nèi)都得到一個很低的交流阻抗。
在運(yùn)放的電源抑制（PSR）能力下降的頻率范圍內(nèi)，電源旁路尤其重要。電容能夠補(bǔ)償放大器PSR的下降。在很寬的頻率范圍內(nèi)，這條低阻通路都能確保噪聲不會進(jìn)入芯片。
在較低的頻率下，較大的電容能提供一條到地的低阻通路。一旦那些電容達(dá)到自諧振頻率，其電容特性消失，轉(zhuǎn)而變成具有電感特性的元件。這就是為什么使用多個電容并聯(lián)的主要原因，它們能夠在很寬的頻率范圍內(nèi)保持一個較低的交流阻抗。
電源濾波電路中，將0.1uf和10uf的電容并起來使用，有什么作用？
芯片供電要求電源穩(wěn)定，而實(shí)際電源并不穩(wěn)定，夾雜高頻以及低頻干擾。實(shí)際電容與理想電容有很大差別，同時具有RLC三性。
10uf電容對于濾除低頻干擾有較好作用，但對于高頻干擾，電容呈現(xiàn)感性，阻抗很大，無法有效濾除，因此再并一個0.1uf的電容濾除高頻分量。如果你的設(shè)計要求不高，也沒必要完全遵照此規(guī)則。
根據(jù)經(jīng)驗，電路的總供電原理圖，原理圖設(shè)計時把這些電容畫一起，因為它們是同一網(wǎng)絡(luò)，而到實(shí)際PCB設(shè)計時，這些電容分別放置到各自作用的IC處。電容容量越大、信號頻率越大，電容呈現(xiàn)的交流阻抗越小。
電源（或者信號）或多或少都會疊加一些交流的高頻和低頻信號，這些交流信號對系統(tǒng)來說是不利的。電容并聯(lián)放在IC電源腳到地，一般是為了濾除那些對系統(tǒng)不利的交流信號。
10uf的電容和0.1uf一起上是為了使電源（或者是信號）對地的交流阻抗在很寬的頻率范圍內(nèi)都很小，這樣交流成分能可以被濾除得更干凈。
小結(jié)：由于實(shí)際供電電源，夾雜著高頻以及低頻干擾雜波，10uf電容對于濾除低頻雜波有較好作用，但對于高頻雜波，電容呈現(xiàn)感性，阻抗很大，無法有效濾除，因此再并一個０。１uf的電容濾除高頻雜波。
免責(zé)聲明： 本文章轉(zhuǎn)自其它平臺，并不代表本站觀點(diǎn)及立場。若有侵權(quán)或異議，請聯(lián)系我們刪除。謝謝！
矽源特科技ChipSourceTek
中恒科技ChipHomeTek
Business consulting
13823761625
Mail me